为你找到 1000 条关于 IC设计与方法 的结果
截止到2016年，下列哪家IC公司不曾出现在中国前十的销售排名
紫光公司成立于2016年，其IC销售未曾进入中国前十
下列哪个选项是时序逻辑电路的特征？
下列哪个选项正确描述了Moore电路和Mealy电路输出信号的特点？
Verilog标书电路单元最基本的结构是？
对于任何一个Verilog代码，都会用一个Module来表示一个电路单元，Module是一个Verilog表述电路单元最基本的一个模块
下面关于Verilog电路的说法错误的是？
Verilog代码区分大小写，VHDL不区分，其余选项正确
如果A=8'b01001010,则A<<2的结果是？
<<是向左移位操作，A<<2为左移2位，且保持数据长度为8位不变
always@（aorborxorc）beginx=a&b；x=c；y=x|b；end最终y的值是什么
无
always@（posedgeclk）beginif(!reset)q<=0;elseq<=d;end
D触发器不可以实现以下哪种功能
以下Verilog代码中，在test模块中A2,B2,C2所对应的端口分别为？modulecomp(o1,o2,i1,i2);outputo1,o2;inputi1,i2;……endmodulemoduletest;wireA1,A2,A3,A4,B1,B2,B3,B4,C1,C2,C3,C4;compuut1(A1,A2,A3,A4);compuut2(.i2(B1),.o1(B2),.o2(B3),.i1(B4));compuut3(.o1(C1),,.i1(C3),.i2(C4));……endmodule
此题考察位置映射和名称映射概念，如果例化语句中有.x()这样的形式，则为名称映射，否则为位置映射，对应引用的模块的相对位置。如果两个逗号间没有变量，则将例化的端口置为悬空，即x。
下面器件中属于宏单元的有哪些？
Register和AND属于基本单元，基本单元包括基本门电路、多路选择器、寄存器等，而RAM、FIFO、ROM、CAM等属于宏单元
电路设计所能达到的时钟频率与哪些要素直接相关？
时钟周期必须大于: Clock-to-Q + 穿越组合逻辑的最长延迟+ Setup
一般来说，对于一个可编程器件，要保证设计对各类资源的占用尽可能不要超过80%，原因主要有哪些？
A和C选项是课程中所讲的主要内容，对B选项，在不更改仿真环境的情况下，同一设计资源占用情况每次综合所得结果应该是相差不大的，对D选项，即使不符，差距也可以忽略不计
下列哪种不属于时序路径
下列哪项不影响register-to-register之间的建立时间检查