在线名词解释大全 - EDA题目7 - 详细

 在一个VHDL设计中Idata是一个信号,数据类型为std_logic_vector, signal  Idata :std_logic_vector ( 7  downto  0 );试指出下面那个赋值语句是错误的。()

相关推荐
扫描二维码
关注公众平台