以下Verilog的always结构体中，（）用于实现时序逻辑。