一个组合逻辑电路性能优化的目标是使得输入到输出的每条路径的延时都最短。